verilog中如何调用另一个module里面的task?include有

日期:2020-02-01编辑作者:使用说明

  verilog中如何调用另一个module里面的task?include有用吗?我试了没成功,望高人解答

  verilog中如何调用另一个module里面的task?include有用吗?我试了没成功,望高人解答

  晕死,task啊,我敢拿它当信号用么?Reserved!现在我试了下只能将task单独提出来是可以include的,但不会直接在模块外调用它...

  现在我试了下只能将task单独提出来是可以include的,但不会直接在模块外调用它展开我来答

  可选中1个或多个下面的关键词,搜索相关资料。也可直接点“搜索资料”搜索整个问题。

  1.如果是信号,西门子s7-200模块a,要用的模块是被调用的上层,则在被调用的头定义中加入 out task;如果不是在一起的则在他们共同的顶层中加wire task; 同时要在各自中 加 in 和out task;

本文由昆明市波箱控制模块有限公司发布于使用说明,转载请注明出处:verilog中如何调用另一个module里面的task?include有

关键词: